PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-072555

(43) Date of publication of application: 26.03.1993

(51)Int.CI.

GO2F 1/136 HO1L 27/12 HO1L 29/784

(21)Application number: 03-235096

20 1001

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing:

13.09.1991


(72)Inventor: MATSUO MUTSUMI

(54) THIN-FILM TRANSISTOR

(57)Abstract:

PURPOSE: To improve the holding characteristic and writing characteristic of a high-fineness active matrix liquid crystal panel by specifying the length in the channel direction of high-resistance impurity regions to 0.1 to 1. m.

CONSTITUTION: An insulating substrate 1, such as quartz substrate or glass substrate, and polycrystalline silicon thin films 2 to 4 are provided. The polycrystalline silicon thin films 2 are low-resistance impurity regions to constitute source and drain regions when boron is used as an impurity in the case of a P type and a phosphorus atom in the case of an N type according to the polarities of the transistors. The polycrystalline silicon thin films 3 are active regions (channel regions) where a slight amt. of the P type or N type impurity is doped or is used usually in an intrinsic state. The polycrystalline silicon thin films 4 are the high-resistance impurity regions which are called LDD regions. The length (Loffset) in the channel direction of the LDD regions is specified to 0.1 to 1. m. Then, the IOFF decreased and ION increases.



LEGAL STATUS

[Date of request for examination]

10.08.1998

[Date of sending the examiner's decision of rejection]

30.01.2001

[Kind of final disposal of application other than the

withdrawal

examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

16.04.2001

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE BLANK (USPTO)

(19)日本開特計庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平5-72555

(43)公開日 平成5年(1993)3月26日

(51)Int.CL*

織別配号

庁内整理番号

G 0 2 F 1/136

500

9018-2K

技術表示館所

HOIL 27/12

29/784

A 8728-4M

9056-4M

H01L 29/78

FI

311 S

審査請求 未請求 請求項の数3(全 5 頁)

(21)出職番号

特惠平3-235096

(71)出題人 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(22)出順日 平成3年(1991)9月13日

(72) 発明者 松尾 睦

長野県献訪市大和3丁目3番5号 セイコ

ーエブソン株式会社内


(74)代理人 弁理士 鈴木 喜三郎 (外1名)

(54) 【発明の名称】 薄膜トランジスター

(57)【菉約】

【目的】高格細アクティブマトリックス液晶パネルの保持特性・書き込み特性のすぐれた、すなわち LOFF が小さく、 LONが大きいLDD構造の薄膜トランジスターを 提供する.

【構成】LDD構造のパラメータとして、LDD領域の 長さ (Loffset) とLDD領域の不純物濃度 (比抵抗) と、ゲートチャンネル長 (Leff) と限定した。



【特許請求の範囲】

【請求項 1】絶縁性基板上に多結晶シリコン薄膜からなる船動領域と、低抵抗不純物領域からなるソース・ドレイン領域と、前記船動領域とソース・ドレイン領域を連結する高抵抗不純物領域からなる薄膜トランジスターにおいて、前記高抵抗不純物領域のチャンネル方向の長さを0、1~1µmとしたことを特徴とする薄膜トランジスター。

【請求項 2】前記高抵抗不純物領域は、イオン注入法で ドーズ量を 1 × 1 013cm-2以下とする(イオン注入無し を含む)ことを特徴とする請求項 1記載の薄膜トランジスター。

(請求項 3) 能動領域のゲート長を5μm以下とすることを特徴とする請求項 1記載の薄膜トランジスター。

【発明の詳細な説明】

[0001]

[0002]

【従来の技術】近年、絶縁性基板上に形成される意映トランジスター(以下TFTと略す)は、アクティブマトリックス液晶表示装置の画素駆動用素子に用いられてきた。意映として多結晶シリコンを用いると、高い移動度が得られ、薄映回路を構成できるという長所があるため、ドライバー内蔵アクティブ小型液晶パネルが、電子スピューファインダーとして、試作または、量産されつのある。しかし、多結晶シリコンTFTは、オフリークが高いため、電荷の保持特性がやや悪く非常に小さな画素の駆動には難があった。これを解決すべく、オフリークを下げる構造として、高抵抗不純物領域をソース・ドレイン領域と、チャンネル領域の間に介在させたLDD(Light-doped-drain)構造が提案され、研究されてきた。

【OOO3】文献 SID9O DIGEST (p311~314) において、多結晶シリコンを用いたN型TFTの特性が示されている。LDD構造のTFTの特徴は、あるLDDの漁度の時に、ON・OFF比がピークになることである。その原因は、高濃度だと、IOFFが増加し、低濃度だとIONが減少することによる。

【発明を解決しようとする課題】前記文献は、画素が2 50μmロ (40mm/160画素)と大きいため、ON・OFF比の高い条件が好ましいが、超小型高格細パネルを実現するためには画素が数10μmロと小さく、電荷の保持が困難であるため、10FFを著しく下げ一方)のをほぼ同程度に維持する必要がある。

【0005】そこで本発明は、以上の如き欠点をなく し、 JOFF の低下と JONの維持を可能とする LD D構造 のTFTを提供することを目的とする。 【0006】 【課題を解決するための手段】本発明の薄膜トランジスターは、絶縁性基板上に多結晶シリコン薄膜からなる胎動領域と医抵抗不純物領域からなるソース・ドレイン領域と、前記能動領域とソース・ドレイン領域を連結する高抵抗不純物領域からなる薄膜トランジスターにおいて、前記高抵抗不純物領域のチャンネル方向の長さをの、1~1µmとしたことを特徴とする。

【実施例】本発明の意限トランジスターは、図1の構造をしている。1は、石英基板またはガラス基板といった 路縁性基板である。2、3、4は、多結晶シリコン意限であり、2は、低抵抗不純物積域であり、トランジスリーの極性によりP型あれば、ボロン、N型であれば少なの子が不純物として使われ、ソース・ドレイン領域となる。3は、能動領域(チャンネル領域)であり、微量のP型又はN型不純物をドープするか、女性状態で通常用いる。3、4の領域のチャンネルにの長さは、正酸化シリコン既等のゲート経縁限であり、5は、低抵抗多によいであり、5は、低抵抗多により、1、月間路線限であり、5、5は、低抵抗多る。7は、月間路線限であり、8、9は、ソース。ドータは、月間路線限であり、8、9は、ソース線(データ電優である。8、9のどちらかを、ソース線(データ電優である。8、9のどちらかを、ソース線(データ電優である。8、9のどちらかを、ソース線(データ電機である方との方を画素電極(透明電極)とすれば、TFTは画素駆動用のスイッチ素子となる。

【OOO8】 ION、 IOFF を制御するパラメータは、LDD領域の長さ(Loffsrt)とLDD領域の不純物漁族(比抵抗)とチャンネル長(Leff)である。

【0009】図2は、TFTのION、IOFFのLoffset 依存性を示す図であ る。TFTは、N型ソースドレイン 領域と、真性高抵抗能動領域からなるNchである。 構造 パラメータはLeff= 4μm、チャンネル幅W= 4 0μm であ り、実性多結晶シリコン溶膜 1 000人を熱酸化 (酸化腴厚1200本) して形成する。21、23は、 VGS= 1 OV、VDS= 4 Oの i ON曲線である。22、2 4は、V6S= - 5V、VDS= 8Vの 1 OFF 曲線である。 2 1、2 2は、H2 プラズマアニール前の特性であり、 23、24は、H2 プラズマ後の特性である。IONについていえば曲線21において、Loffset が1μm以上に なるとLDD領域の電圧降下が大きくバラツキが増えし ONが低下して実用レベルにないが、H2 プラズマ処理に より I ONは向上しバラツキは半減する。 I OFF について は、Loffset が負側すなわち、ゲート電極とソース・ド レイン電極がオーバーラップしているときバラツキが大 きく、LDD領域ができてから(Loffset が正側)はバ ラッキが小さくなり一定となる。特にH2 プラズマ処理 により LOFF の低下は著しく、高精細画素の保持特性は 十分改善される.

【OO10】図3は、TFTの、ION、IOFFのLDD 領域の不純物濃度依存性を示す図である。不純物濃度 は、イオン注入法によるリン原子のドーズ型で制御した。Loffset は、O. 5 μ mである。31、33は、10M曲線、32、34は10FF 曲線である。31、32はH2 プラズマ前、33、34はH2 プラズマ後の特性である。10FF は1×1013cm-2以下が小さく、10Mは1×1013cm-2近傍が極大となる。ON/OFF比では1×1013cm-2近傍が極大となるが、高精細画素については書き込み特性は多分犠牲にしても、保持特性を優先するため、1×1013cm-2以下が抒ましい。【OO11】図7は、LDD構造のTFTのVDS=8V

【0011】図7は、LDD構造のTFTのVDS=8VのV6S-VDS曲線である。Loffset= D. 5 μm、LDD領域は真性半導体状態である。7 1は、H2 プラスマ処理前、7 2はH2 プラスマ処理後である。曲線71は、LOFF 領域(VGS負側)でフラットであり、10N領域で、パラッキが大きい。曲線72は、OFFの著しい以下と、パラッキの少なく、従来構造以上の高い10Nが得られている。

[0012] 図4は、TFTの10FF (V6S=0V、V DS= 18V) のゲート長依存性を示す図であ る。41 は、ゲート電極とソース・ドレイン電極がオーバーラッ プしている従来構造の場合であ り、42は、LDD領域 Lottset = 0. 5 μm、ドーブなしのH2 プラズマ処理 後の本発明の構造である。実際LDD構造のTFTでC - MOS駆動回路を構成する場合、同一の消費電流を得 るのに、ゲート長を、3-4 µ m短くすることが可能に なる。従来構造で駆動回路を構成する場合、 PchT F T が4~5µm、NchTFTが5~6µmがゲート長の下 限になる。したがって、C-MOS駆動回路の一段分 を、画素ピッチに対応させれば 5 μ mルールでーピッチ 40 μmが下限となり、それ以下は、駆動回路の集積が 困難であった。本構造は、ゲート長を短かくできるた め、2μmルールの高集積化が可能となり、20μmビ ッチが可能となる。

【0013】 LDD構造において、H2 プラズマ処理は 落しい LOFF の低下と LONの向上をもたらす。具体的H 2 プラズマ処理としては、加熱温度300℃、H2 ガス 圧1. 2torr、H2 ガス流量600SCCM、RFパワー5 00Wで行なった。

【0014】図5は、本LDD構造のプロセスチャートである。透明石英基板51上に、選圧CVD法により、600でで夕結晶シリコン溶映52を1000基準核し、孤立パターンを形成する。次に、1100で形成する。次に、選圧CVD法により、4000名の不純材をつかまれた夕結晶シリコン映54を堆核し、レジスト51によりゲート電極パターンを形成し、それをマで近よりゲート電極パターンを形成し、それをマで近く、リン原子56を1×1015cm-2、90Kevで近くし、ソース・ドレイン領ブとファがスでオーバーエッチ重し、レジストをはくりする。サイドオーバーエッチ重

が、LDD領域のLoffset となり、Loffset 量は、ゲート電極パターンに対し自己整合的であるため、面内均一になる。さらにこの段階で、リン原子のイオン打込みをソース・ドレイン領域よりも低濃度に行なえばLDD領域が形成される。次に、層間絶縁限58を堆積し、活性化アニール後コンタクトホールを開口してソース・ドレイン電極59、60を形成すれば、完成する・H2プラスの理は、活性化アニール後ならば、いつ行なってもよい。

【0015】図6は、別のLDD構造のプロセスチャートである。図5とは、LDD領域の形成の方法が若干異なり、ICのLDDトランジスターの形成方法と類似する。すなわち、ゲート電極61をパターが近形で、側線線線で1μm堆積し、異方性ドライエッチで、側線線線に51を形成する。LDD領域に低速度のドープする場合は、ゲート電極形成直後に、リンのイオン打込みを行はよい。次に側壁絶線膜とゲート電極でスクに、リン原子63のイオン打込みを行ない、ソース・ドレイン領域64を形成する。LDD間絶線膜の1直性の形成さらない、層間絶線膜の11直性アニール後、コンタクトホールを開口し、ソース・ドレイン電極66、67を形成すれば完成する。

【〇〇15】この他にも、LDD構造のつくり方は種々あるが、LDD部の長さLoffset の量を均一にすることが重要であるため、ゲート電極に対して自己整合的であることが好ましい。また、ICのLDD構造に比べ、活性化アニールにより、多結晶シリコン中の不純物の機拡散量が大きいため、活性化アニール温度を900℃以下に下げたり、あらかじの横拡散量を見込んでLoffset 量を大きくするプロセスが重要となる。

【ロロ17】 また、本構造はNchTFTに的をしばり説明して来たがPchTFTにおいても同様のことが言える。

~...t

11年 國家

[0018]

「発明の効果」以上述べた本発明により、LDD領域のLoffset 量をロ、1~1μmとしたことで、IONを維持したままでIOFFの低下が可能となる一方、バラツキをおさえることもできる。LDD領域の遮度は、低速度はどIOFFが低下し、H2 プラズマ処理はさらにIOFFを低下し、IONの向上をもたらした、これにより、画素サイズ数10μmの保持特性、書き込み特性が満足できる精細液晶パネル用画素駆動TFTが可能になった。【ロロ19】一方、ゲート長を現状品に比べ、3~4μm短くすることができるため、高集積の駆動回路を絶縁基板上に構成できるという長所もある。

【図面の簡単な説明】

【図1】本発明のTFT構造を示す断面図。

【図2】本発明のTFTのION、IOFFのLoffset 依存性を示す図。

【図3】本発明のTFTのION、IOFF のLDD領域の

不純物濃度依存性を示す図。


【図4】本発明のTFTのIOFFのゲート長依存性を示 **র** ⊠.


[図5]


【図 6】本発明の LD D構造のTFTのプロセスチャー


【図7】本発明のTFTのV6S-VDS特性を示す図。 [符号の説明] 1 総縁性基板


- 2 ソース・ドレイン領域(低抵抗不純物領域)
- チャンネル領域(能動領域) 3
- LDD領域(高抵抗不純物領域)
- ゲート絶縁膜 ゲート电極
- б
- 層間絶縁膜 7
- 8 ソース電極
- 9 ドレイン電極

















THIS PAGE BLANK (USPTO)